PERCOBAAN 1
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
- Panel DL 2203D
- Panel DL 2203S
- Panel DL 2203C
- Jumper
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
IC 7474 - D Flip-Flop
IC 7474 adalah tipe D Flip-Flop yang berfungsi menyimpan satu bit data. Dalam rangkaian ini, kita memiliki beberapa input dan output:
- Input D (data): Terhubung ke saklar B5.
- Input Clock (CLC): Terhubung ke saklar B6.
- Input Set (S): Terhubung ke saklar B1.
- Input Reset (R): Terhubung ke saklar B0.
- Output Q dan Q': Menampilkan status dari flip-flop.
Dalam kondisi awal, saklar-saklar ini diset pada kondisi logika 5, di mana Set dan Reset tidak aktif (berlogika 1 atau active low). Dalam kondisi ini, output Q berada pada logika 1 dan Q' pada logika 0.
Hal penting yang perlu diperhatikan adalah bahwa selama sinyal clock tetap pada logika 0, perubahan pada input D tidak akan mempengaruhi output Q. Ini berarti, meskipun nilai D berubah, selama clock tidak bertransisi dari 0 ke 1, hasil output tetap stabil. Jika D berada pada logika 0 tetapi clock tetap pada logika 0, hasil output Q tetap 1. Hanya ketika clock bertransisi ke 1, nilai D akan ditangkap dan diterapkan pada output Q.
IC 74LS112 - JK Flip-Flop
IC 74LS112 berfungsi sebagai JK Flip-Flop, yang lebih kompleks dibandingkan D Flip-Flop karena memiliki dua input, yaitu:
- Input J: Terhubung ke saklar B2.
- Input K: Terhubung ke saklar B4.
- Input Clock: Terhubung ke saklar B3.
Dalam kondisi yang sama, dengan Set dan Reset tidak aktif, output dari JK Flip-Flop akan tergantung pada nilai dari J dan K. Ketika K berada pada logika 0, kondisi output Q akan terpengaruh oleh nilai J. Namun, jika clock tetap pada logika 1, maka perubahan pada J tidak akan mempengaruhi output. Sebaliknya, meskipun clock aktif, jika J berada pada logika 0, output Q juga tidak akan terpengaruh. Artinya, untuk mengubah nilai output Q, baik J harus bernilai 1 dan clock harus mengalami transisi dari 1 ke 0, atau K harus bernilai 1 agar flip-flop beroperasi sesuai dengan tabel karakteristik JK Flip-Flop.
Dalam kedua IC ini, penting untuk memahami bagaimana kondisi input dan clock berinteraksi untuk menghasilkan output. D Flip-Flop lebih sederhana, hanya bergantung pada satu input data dan clock, sedangkan JK Flip-Flop memberikan fleksibilitas lebih dengan dua input yang dapat mempengaruhi output tergantung pada keadaan clock dan input lainnya. Dengan pengaturan yang tepat, kita dapat mengendalikan aliran data dalam rangkaian digital secara efisien.
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
Tidak ada komentar:
Posting Komentar