Laporan Akhir 2



PERCOBAAN 2

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

  1. Panel DL 2203D
  2. Panel DL 2203S
  3. Panel DL 2203C
  4. Jumper

 

 


3. Rangkaian Simulasi [Kembali]


4. Prinsip Kerja Rangkaian [Kembali]

T Flip-Flop

T Flip-Flop adalah penyederhanaan dari JK Flip-Flop, di mana input J dan K digabung menjadi satu input T. Dalam rangkaian ini:

- Input J dan K terhubung langsung ke sumber daya, sehingga keduanya berlogika 1, memungkinkan flip-flop berfungsi dalam mode toggle.
- Input Set (S) terhubung ke saklar B1, dan Reset (R) ke saklar B0.
- Input Clock aktif dalam kondisi low.
- B0 = 0 (Reset aktif)
- B1 = 0 (Set aktif)
- B2 = Don't Care

Karena Set dan Reset aktif low, output Q menjadi sama dengan Q' (Q = Q'). Dalam keadaan ini, status clock tidak mempengaruhi output, yang tetap stabil.

Dengan konfigurasi ini, T Flip-Flop menggunakan IC 74LS112 dapat menyederhanakan pengoperasian JK Flip-Flop. Saat Set dan Reset aktif, output tetap stabil, menunjukkan pentingnya pengaturan input dan clock dalam desain rangkaian digital.

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]



7. Link Download [Kembali]

Video Percobaan [download]

Datasheet T Flip Flop



Tidak ada komentar:

Posting Komentar